由深圳瑞沃微半导体科技有限公司发布 | 2025-02-15 深圳 开云体育
一、RDL 技艺的崛起与中枢肠位
跟着半导体技艺的赶紧发展，先进封装规模正资格着一场深刻的变革。在这场变革中，再行溜达层（RDL）技艺脱颖而出，成为了先进封装异质集成的基石，备受业界阻扰。
RDL（Re-distributed layer），手脚收场芯片水普通向电气蔓延和互连的要害技艺，在 3D/2.5D 封装集成以及 FOWLP（扇出型晶圆级封装）中施展着举足轻重的作用。它通过在芯片名义千里积金属层和相应的介电层，祛除地变成金属导线，并将 IO 端口再行联想到更宽敞的区域，构建出名义阵列布局。这一改换技艺不仅使得芯片间的键合更薄，简化了工艺，还让联想东谈主员大致以更为紧凑和高效的形式遗弃芯片，从而显贵减少了器件的全体占大地积。
如今，RDL 技艺已无为应用于 MEMS 器件、传感器、功率器件、存储器、微处理器和图形处理器等广漠规模的封装，为收场更小、更快、更高效的芯片联想提供了坚实的技艺撑持。
二、RDL 技艺的多重上风
缩短拓荒资本：RDL 技艺的出现，冲突了传统封装中崇高且耗时的引线键合和倒装芯片键合工艺的敛迹。通过减少拓荒所需的元件数目，灵验地缩短了拓荒资本。同期，它还大致创建小外形尺寸的高性能 IC，自尊了市集对袖珍化、高性能电子居品的需求。 减少占大地积：在现在追求极致飞动的电子拓荒市集中，RDL 技艺将多个芯片集成到单个封装中的智商显得尤为焦炙。它极大地减少了器件的全体占大地积，为打造更微型、更紧凑的电子元件提供了可能。这关于智高手机、可衣服拓荒和物联网拓荒等对空间条目极高的居品来说，是至关焦炙的技艺突破。 改善电气性能：RDL 中介层具有极小的信号通孔尺寸，这一特色大幅改善了 SerDes 信号齐备性 (SI)。同期，由于 RDL 金属厚度的上风，内存 SI 也得到了显贵训诲。此外，接收的低损耗介电材料进一步缩短了介电损耗，使得扫数封装的电气性能得到了全面优化。 提高联想天真：RDL 介质层利用良好的暴露宽度和间距，灵验地减少了路由干绕，为在 IC 内路由信号和电源提供了一种高效的门径。它救济更多的引脚数目，使得 I/O 触点间距愈加天真，凸点面积更大，为芯片联想提供了更大的摆脱度和天真性。 张开剩余84%三、RDL 技艺的发展趋势与挑战
技艺率先趋势：RDL 的技艺率先关于先进封装的发展具有潜入的兴致。咫尺，4 层 RDL 技艺也曾老练，良率达到了令东谈主瞩规画 99% 水平，大致自尊约 85% 的封装需求。关联词，技艺的发展永不啻步。在已往几年，布线层数将从 4 层增多到 8 层以上，头部厂商封装业务的 RDL L/S 将从 2023/2024 年的 2/2μm 迟缓发展到 2025/2026 的 1/1μm，再到 2027 年以后的 0.5/0.5μm，向着更良好的标的不断迈进。 工艺复杂性挑战：RDL 技艺是一个复杂的过程，每每触及半加成工艺，包括电介质千里积、湿法或干法蚀刻、违反层和籽晶层千里积以及镀铜等多个门径。这需要一系列高端的拓荒，如掩膜拓荒、涂胶机、溅射台、光刻机、刻蚀机以额外他配套工艺拓荒的救济。每一个枢纽的精度和质地齐平直影响着最终的封装遵守，对工艺收尾和拓荒性能提议了极高的条目。 先进封装中的问题与应付：在先进扇出和异构封装中，存在着芯片移位、芯片翘曲、芯片间应力以及 RDL 走线损坏等风险。RDL 工艺触及在有机聚酰亚胺 (PI) 或聚苯并恶唑 (PBO) 薄膜的狭小迹线内镀铜，新工艺旨在提高 RDL 粘附力，同期减少热轮回过程中的机械应力和热应力。为了灵验经管这些复杂的互相作用，先进的建模、材料工程和晶圆工艺正不断参预使用，以确保持重的 RDL 制造。 国内技艺突破需求：为了收场高密度、高带宽的芯片互连，推动 RDL 技艺的率先，国内同仁仍需在多个要害规模赢得突破。在 L/S 1/1μm 细线条光刻、收场 RDL 高 I/O 密度和良好 I/O 间距的微孔加加工技艺、低介电常数和低消耗因子的介电材料以及半加成法等方面，奋发收场拓荒工艺的良好化。从国产拓荒端来看，封装里面 L/S 往更细标的发展，对国产光刻步进机提议了更高的条目；高端应用的封装尺寸普遍大于 1 reticle size，需引入更大尺寸 reticle size 的光刻拓荒；2μm 以下 L/S 布线检测的国产 AOI 拓荒仍有很大的发展空间，亟待训诲。四、各企业的 RDL 技艺决议与进展
台积电：台积电手脚半导体行业的领军企业，为片上系统 (SoC)、存储器件和功率器件等各式应用提供了无为的 RDL 技艺责罚决议。其面向 HPC 应用的 CoWoS 应用备受体恤。其中，CoWoS-R 利用 InFO 技艺和 RDL 中介层收场了 HBM 和 SoC 集成，是一种低资本决议。CoWoS-L 则联接了 CoWoS-S 和 InFO 技艺的优点，使用夹层与 LSI（局部硅互连）芯片进行互连，通过 RDL 层进行电源和信号传输，提供了天确凿集成形式。InFO 是一个改换的晶圆级系统集成技艺平台，具有高密度 RDL，可收场转移、高性能筹划等各式应用的高密度互连和性能。相较于 CoWoS 决议，InFO 接收 RDL 代替硅中介层，不消 TSV，性价比更高。台积电的 InFO_oS 利用 InFO 技艺，具有更高密度的 2/2μm RDL 线宽 / 间距，可提供多达 14 个再行溜达层，收场芯片之间额外复杂的布线。在芯片隔邻的基板上还有一层更高密度的布线层。Info_LSI 技艺是 InFO_oS 的升级版，使用硅桥（RDL L/S：0.4/0.4μm）以及 RDL 层代替整块硅，达到了性能与资本的均衡。InFO 技艺已告捷应用在苹果 iPhone 和 Mac 系列居品、特斯拉的 Dojo 超算以及 AMD 巨兽级芯片 MI300 上，展现了其广大的技艺实力和无为的应用出路。
2. 三星：在各人半导体行业加快调节的配景下，三星正在针对 AI、5G 及 HPC 等规模，积极开发资本 / 算力 / 性能 / 延迟 / 带宽 / 功能迭代集成责罚决议。其中，I-CubeE 接收集成硅桥的 RDL 中介层，对比现存硅中介层缩短了 22% 的封装资本，且大致利用镶嵌 FO-PLP 中间并用作接口的硅桥的小 L/S 上风，收场硅芯片之间的高效长入。除了提供信号与电源齐备性外，还救济大于掩模板（Reticle）4 倍以上的大尺寸封装。
R-Cube™ 是三星电子的低资本 2.5D RDL 中介层技艺，通过高密度 RDL 收场了逻辑到逻辑和逻辑到 HBM（高带宽内存）模块的长入，比拟 H-Cube/X-Cube，具有资本低、快速的盘活时分、联想天真性和信号齐备性等上风。Samsung Foundry 正在开发一款 2.5D 无硅通孔 RDL 中介层技艺，配备 2/2um 的 L/S，以及集成了 4 个 HBM 模块的大型中介层（约为 1600mm²）。三星半导体半导体先进封装（AVP）业务团队正在致力于开发基于 RDL、硅中介层 / 硅桥接和 TSV 堆叠技艺的下一代 2.5D 和 3D 高档封装责罚决议，规划来岁推出其称为 SAINT 的高档互连技艺（SAINT S、SAINT D、SAINT L），以与台积电的 CoWoS 封装技艺张开竞争。咫尺，三星正在争夺普遍 HBM 内存订单，尽管赢得了 AMD 下一代 Instinct 加快器的订单，但与深度绑定 NVIDIA 的台积电在东谈主工智能市集的份额比拟，仍有较大的训诲空间。
3. ASE 集团：ASE 集团为内存、微处理器和图形处理器等各式应用提供了无为的 RDL 技艺责罚决议。其 VIPack 先进封装平台，利用先进的重布线层制程、镶嵌式整合以及 2.5D/3D 封装技艺，收场了超高密度和性能联想的三维异质封装结构。其中，FOCoS-CF 和 FOCoS-CL 责罚决议具备高层数（>6 层）和细线 / 间距（L /S = 1μm/1μm），适用于需要高密度芯片间长入、高输入 / 输出计数和高速信号传输的应用。
FOCoS（Fan-Out Chip on Substrate） 封装技艺可收场小芯片与多达五层的多个 RDL 互连、1.5/1.5μm 的较小 RDL L/S 以及 34x50mm² 的大扇出模块尺寸的集成。它还提供了无为的居品组书册成，举例具有高带宽内存 (HBM) 的专用集成电路 (ASIC) 和具有 Serdes 的 ASIC，涵盖 HPC、集中、东谈主工智能 / 机器学习 (AI/ML) 和云霄等规模。此外，由于排斥了硅中介层并缩短了寄生电容，FOCoS 比 2.5D Si TSV 进展出更好的电气性能和更低的资本。FOCoS-CF 由两个面朝下的 ASIC 小芯片组成，通过 Cu 过孔平直与 RDL 长入，况兼 Si 芯片和扇出 RDL (L/S 2/2 um) 之间莫得微凸块；FOCoS-CL 由并列树立的三个小芯片（1 个 ASIC 芯片和 2 个 HBM）构建而成，ASIC 芯片和 2 个 HBM 通过 RDL (L/S 2/2 um) 和 Cu 微凸块长入。FOCoS-Bridge 是一种 2.5D 封装，具有 ASIC 和 HBM 两个芯片，两者通过镶嵌 RDL 的硅桥芯片收场超细间距互连，硅桥芯片 (L/S 0.6/0.6 um) 镶嵌扇出 RDL 层 (L/S 10/10 um)，用于在 ASIC 和 HBM 之间建造长入。
4. 日蟾光：日蟾光看好东谈主工智能驱动的长久半导体需求，正积极扩大马来西亚槟城工场的产能。到本年底，日蟾光将领有 46 座智能工场，占各人半导体后段专科封测代工（OSAT）产业出货量比重约 32%，占台湾地区 OSAT 出货量比重越过 50%。在 RDL 技艺方面，日蟾光的 RDL 层数大于 6 层，L/S 为 1-1.5 μm，具备较强的技艺实力和市集竞争力。
5. 安靠科技：安靠科技手脚各人半导体封装和测试就业提供商，为传感器、MEMS 器件和功率器件等各式应用提供了无为的 RDL 技艺责罚决议。其硅片集成扇出技艺 (SWIFT /HDFO) 旨在在更小的占大地积内提供更高的 I/O 和电路密度。SLIM 及 SWIFT 决议均接收 TSV-less 工艺，其中 SWIFT 是安靠的发轫进的高密度扇出结构，不错收场 2/2 μm 线 / 间距特色，从而收场每每使用 2.5D TSV 的 SoC 分区和集中应用所需的额外高密度的芯片到芯片长入。细间距芯片微凸块为应用处理器和基带拓荒等先进居品提供了高密度互连。SLIM 利用前谈代工，在硅片名义的无机介质层上制作 1µm，致使亚微米金属布线，L/S 小于 2um。
HDFO 高密度扇出性封装是基于 SWIFT® 开发而成的异构芯片封装决议，先将有微凸块的芯片贴合至 RDL 预布线的介质层，也等于中段拼装经由，切单后再倒装至 FCBGA 基板以完成异构芯片封装。该技艺保持了高密度连线，出色的信号质地，无需 TSV，在 GPU 和 FPG、就业器市集上进一步缩短了封装资本。10 月份，总投资 16 亿好意思元的安靠越南芯片封测工场驱动运营，安靠正在提高先进封装坐褥智商，2023 岁首为 3000 晶圆 / 月，揣度到 2024 年上半年，2.5D 封装量将达到 5000 个晶片 / 月，到 2024 年，英伟达揣度将占安靠 2.5D 封装产量的 70-80%。
6. 长电科技：长电科技领有国内率先的 XDFOI™平台，这是一种基于 RDL 的高性价比小芯片封装责罚决议，专为异构集成量身定制。该平台可收场线宽和线距低至 2 微米的多个再行溜达层 (RDL)。此外，极窄的凸点间距互连技艺和大封装尺寸允许集成多个芯片或小芯片、高带宽存储器和无源元件。
XDFOI™将一个或多个逻辑芯片（CPU/GPU 等）、I/O 芯片和 / 或高带宽内存芯片（HBM）遗弃在 RDL 堆栈中介层（RSI）上，变成高度集成的异构封装。XDFOI™不错将高密度 fcBGA 基板 “袖珍化”，将部分溜达层转动到 RSI 基板上，利用 RSI 线宽和线距收缩至 2 微米的上风，减少芯片互连间距，收场更高遵守以及天确凿系统集成。另外，部分 SoC 互连不错转动到 RSI，收场基于 Chiplet 的结构改换和芯片的高性能和低资本。咫尺长电科技 XDFOI™已有相识量产的 2.5D RDL 高性能封装决议，并继续激动万般化决议的研发及量产，向国表里客户提供面向小芯片架构的高性能先进封装责罚决议，在行业技艺及量产劝诫均居于率先地位。从产能布局来看，长电科技是国内最大参与者之一，其临港工场是国内首个大限制专科坐褥车规级芯片制品的先进封装基地，公司规划在 2025 年上半年收场拓荒进厂，然后进入到量产的阶段。
7. 通富微电：通富微电面向高性能筹划研发和量产了 VisionS 2.5D/3D Chiplet 决议，自建 2.5D/3D 产线全线通线，1+4 居品及 4 层 / 8 层堆叠居品研发稳步激动。基于 ChipLast 工艺的 Fan-out 技艺，收场了 5 层 RDL 超大尺寸封装（65×65mm）；超大多芯片 FCBGA MCM 技艺，收场了最高 13 颗芯片集成及 100×100mm 以上超大封装。在 FO 系列中，通富微电提供 Chip First 和 Chip last 两种决议，重溜达 L/S 为 2/2um，应用于 MIC、RF、CPU、GPU 和集中等规模。公司通过在多芯片组件、集成扇出封装、2.5D/3D 等先进封装技艺方面的提前布局，况兼完成了高层数再布线技艺开发，不断强化与客户的深度谐和，以自尊客户在 AI 算力等方面的需求。
8. 华天科技：华天科技的三维晶圆级封装平台 3D Matrix 旗下有 eSiFO 和 eSinC。在高密度晶圆级扇出型封装技艺方面，L/S 为 2/2um，RDL Layer 为 6 P5M，封装尺寸 15×15mm。eSiFO 通过在硅基板上刻蚀凹槽，将芯片正面朝上遗弃且固定于凹槽内，芯片名义和硅圆片名义组成了一个扇出头，在这个面上进行多层再布线，并制作引出端焊球，临了进行切割、分手和封装。
eSinC 将多颗芯片集成，用硅基取代塑封料，收场的封装尺寸最大不错达到 40mm×40mm。已往，跟着 RDL 线宽线距越来越小，层数会越来越多。eSinC 技艺联接 fine pitch RDL、hybrid bond、高档基板等平台技艺，不错进一步训诲封装密度，建造齐备的 Chiplet 封装平台。华天科技正在鼎力发展高端芯片的晶圆和制品测试业务，积极试验高端测试产能限制，其上海、南京、江苏三大工场新封装技俩来岁起将连续迎来量产。
9. 甬矽电子：甬矽电子正在积极布局先进封装相干规模，通过实行 Bumping 技俩掌持了 RDL 及凸点加工智商，为公司后续开展晶圆级封装、扇出式封装及 2.5D/3D 封装奠定了工艺基础。公司致力于不断收缩线宽，咫尺最小线宽可达 5um，最小线间距可达 5um，诈欺于量产居品上的细线宽为最小线宽 8um，最小线间距 8um。尽管与外洋率先水平比拟还有一定差距，但甬矽电子在先进封装规模的积极探索和奋发值多礼贴。
10. 云天半导体：云天半导体开发了滤波器三维封装、新式扇出封装技艺、玻璃通孔技艺以及 IPD 技艺。在玻璃通孔标的开云体育，用大马士革工艺在玻璃基名义制备三层 RDL 堆叠；接收无机薄膜材料手脚介质层进行制备，收场了更细更高精度的金属布线。
发布于：广东省